Hi，歡迎來到拉菲的 Substack。
最近幾年，在 AI 的協助之下，要產出一篇看似專業、結構清晰的文章，門檻已經降低很多。不過，要真正看懂並消化一則科技資訊，好像依舊沒那麼容易。
不知道大家有沒有過這種經驗。
原本只是想看一篇 AI 的新聞，看到「算力」還算熟悉，接著出現 GPU、HBM、CoWoS。想知道 GPU 為什麼能提供這麼龐大的算力，往下又會遇到數百億顆電晶體；想理解 HBM 為什麼重要，又一路碰到 TSV 與先進封裝。再多看幾篇產業或市場消息，CPO、矽光子、MLCC 又跑了出來，有時甚至伴隨著某家公司股價突然大漲，市場開始討論下一個受惠環節。
每個名詞單獨搜尋，好像都能找到答案。可是放回整個科技產業裡，它們之間到底是什麼關係？
GPU 是晶片，那 HBM 呢？CoWoS 是一顆晶片嗎？PCB 算半導體嗎？一台搭載最先進晶片的 AI Server，為什麼還需要大量只有芝麻大小的電阻、電容與電感？當一項新技術開始放量，需求又會沿著供應鏈流向哪些環節？
從我們每天使用的生成式 AI 往下走，會經過 Data Center、AI Server、GPU、記憶體、封裝、晶圓，再深入微影、蝕刻、薄膜與電晶體；往旁邊展開，還會遇到 PCB、被動元件、電源、連接器與光通訊。
這些名詞個別來看並沒有那麼可怕，麻煩的是第一次接觸時，我們很難知道該把它們放在哪裡，又該怎麼把彼此的關係串起來。當位置與上下游關係不清楚，也很難進一步判斷一項技術變化，究竟會影響哪些產品、公司與市場。
這份《科技產業閱讀地圖》就從 AI Server 開始，一路拆解，再逐步把視野拉回完整的科技產業，沿途走過七個座標：
AI 與運算 → 電子元件 → 半導體 → 晶片製造 → 先進封裝 → 光通訊 → 科技產業鏈
不需要記住所有縮寫，也不用把它當成考試範圍。先知道每個東西位於哪裡、負責什麼工作，下一次再看到 NVIDIA、台積電、HBM、EUV、CoWoS 或 CPO，不管是在技術文章、產業報告或市場資訊裡，很多原本零散的訊息就比較容易連起來。
本篇文章篇幅有點長，如果讀完之後還記不住這些縮寫也沒關係，先把這篇留著。下次又遇到一個陌生名詞，再回來找找它的位置，也順一下整體邏輯。
讓我們都能用輕鬆的方式，成為更好的自己。
Let’s Chill and Better.
01｜從 AI 開始理解運算與資料
既然這張地圖從 AI Server 開始，第一個要處理的，就是經常和 AI 一起出現的「算力」。
但在談算力之前，可以再往前一步。當我們打開 ChatGPT、Gemini 或 Grok，輸入一句話送出去時，電腦究竟看到了什麼？
AI｜Artificial Intelligence｜人工智慧
讓電腦執行原本需要人類認知能力才能完成的工作，例如理解語言、辨識影像、預測結果與生成內容。
生成式 AI 在處理文字、圖片或其他資訊時，需要進行大量數學運算，而這些運算最後都需要實際的軟硬體資源來完成。
Token｜詞元
AI 模型處理文字時使用的基本單位。
Token 不等於「一個字」，也不等於「一個英文字母」。我們輸入的一段文字，會按照模型使用的編碼方式，被拆分成一個個 Token，再交給模型處理。
因此，一篇文章有多少字元（Character）、多少單字（Word），和實際會使用多少 Token，不能直接畫上等號。不同語言、文字內容與模型使用的編碼方式，都可能影響 Token 數量。
當我們看到 AI 模型標示 Context Window，或 API 按照 Token 計價時，計算的也不是單純的文章字數。
可以先簡單記成：
Character 是文字長度的單位，Token 是模型讀取與處理文字時使用的單位。
文字被轉換成模型能夠處理的資訊之後，接下來就需要大量計算。
Computing Power｜算力
一套電腦系統處理計算工作的能力。
當我們使用生成式 AI 問一個問題，背後需要完成大量數學運算。能在一定時間內處理更多、更複雜的計算，通常就代表擁有更強的運算能力，也就是我們經常看到的「算力」。
算力不能只看某一顆晶片。處理器本身的能力、記憶體速度、資料傳輸、軟體效率與整體系統設計，都會影響最後能發揮多少運算能力。
而這些運算能力，需要實際的硬體系統承載。
AI Server｜AI 伺服器
專門處理 AI 運算需求的高效能電腦。
一台 AI Server 除了負責計算的處理器，還需要記憶體、儲存設備、網路、電源與散熱系統共同工作。大量 AI Server 再透過高速網路彼此連接，就能形成規模更大的 AI 運算基礎設施。
接下來，才輪到我們經常看到的那些晶片。
CPU｜Central Processing Unit｜中央處理器
負責一般運算與系統控制的核心晶片。
CPU 可以執行程式、處理邏輯判斷、管理系統並協調其他硬體，能夠處理的工作種類很多，可以先把它理解成電腦裡的「通才」。
GPU｜Graphics Processing Unit｜圖形處理器
擅長同時進行大量相似運算的處理器。
GPU 最早主要用於電腦圖形。由於圖形處理經常需要同時完成大量相似的計算，GPU 因而發展出高度平行運算的能力。
AI 同樣需要進行大量可以平行處理的數學運算，因此 GPU 也成為 AI Server 中重要的運算晶片。
ASIC｜Application-Specific Integrated Circuit｜特殊應用積體電路
為特定工作需求設計的晶片。
相較於需要處理許多不同工作的通用型處理器，ASIC 可以針對特定任務調整硬體設計，在效能、功耗或成本上取得更適合該用途的結果。
AI 運算、網路設備、影像處理與汽車電子，都可能使用不同用途的 ASIC。
運算晶片介紹到這裡，還有另一個問題。
晶片算得再快，資料也要來得及送到。
Memory｜記憶體
在電腦架構裡，Memory 通常指處理器工作時可以快速存取資料的空間，重視資料存取速度，以及同一時間能搬動多少資料。
這裡很容易和 Storage 混在一起。
Storage｜儲存
Storage 負責長時間保存資料，例如 SSD、手機儲存空間與硬碟。即使關機，裡面的照片、影片與文件通常仍然會保留下來。
例如手機規格常見的「12GB + 512GB」，前面的 12GB 通常是系統工作時使用的 Memory，後面的 512GB 則是保存 App、照片與文件的 Storage。
中文日常用語有時會把兩者都籠統稱為「記憶體」，但進入電腦架構與半導體產業之後，Memory 和 Storage 最好分開理解。
DRAM｜Dynamic Random Access Memory｜動態隨機存取記憶體
電腦、手機與伺服器常見的工作記憶體，適合快速存取處理器正在使用的資料，但斷電之後內容會消失。
接下來會看到的 HBM，就是建立在 DRAM 技術之上的高頻寬記憶體。
NAND Flash｜NAND 快閃記憶體
斷電之後仍然可以保存資料的半導體記憶技術。
SSD、手機儲存空間、記憶卡與 USB 隨身碟，都大量使用 NAND Flash。它可以提供較大的儲存容量，也能在斷電之後保留資料。
所以可以先簡單記成：
DRAM 偏向「正在工作的資料」，NAND Flash 偏向「需要留下來的資料」。
理解這兩條技術路線之後，HBM 與 HBF 就比較容易找到自己的位置。
HBM｜High Bandwidth Memory｜高頻寬記憶體
以 DRAM 為基礎、為高效能運算設計的記憶體。
它將多層記憶體晶片垂直堆疊，透過高密度的連接方式，讓大量資料可以在短時間內送往運算晶片。
AI 運算需要頻繁搬動龐大的資料，因此 GPU 做得再快，如果資料供應速度跟不上，仍然可能花時間等待。
這裡也會遇到另一個常見名詞。
Memory Bandwidth｜記憶體頻寬
指一定時間內，記憶體能夠傳輸多少資料。
可以把它想成道路一次可以通過多少車。處理器的運算能力很強，如果通往資料的道路太窄，整套系統的速度依然會受到限制。
HBM 的「High Bandwidth」，指的就是讓大量資料能以更高頻寬在記憶體與運算晶片之間移動。
HBF｜High Bandwidth Flash｜高頻寬快閃記憶體
以 NAND Flash 為基礎發展的高頻寬資料存取技術，主要提供比傳統儲存架構更靠近運算端的大容量資料存取能力。
HBM 以 DRAM 為基礎，強項是極高的資料傳輸速度；NAND Flash 則具有高儲存密度，以及斷電後仍能保存資料的特性。
HBF 利用 NAND Flash 能容納大量資料的優勢，再透過堆疊的封裝技術與高速介面，提高資料傳輸能力。
放回整張地圖，可以先這樣理解：
HBM：DRAM 架構，高速傳輸大量資料。
HBF：NAND Flash 架構，兼顧資料容量與傳輸速度。
SSD：NAND Flash 架構，用於大量資料的長期儲存。
從算力一路看到這裡，我們已經碰到了 CPU、GPU、ASIC，也知道運算晶片旁邊還需要不同功能的記憶體與儲存設備。
但如果真的打開一台 AI Server，裡面的世界遠比這些明星晶片熱鬧。
GPU 要有穩定的電力才能工作，訊號要能在不同元件之間傳遞，電壓需要轉換，雜訊需要處理，最後還得有一塊電路板把這些東西組織起來。於是除了動輒數百億顆電晶體組成的先進晶片，旁邊還會看到大量電阻、電容、電感、電源元件與連接器。
所以，一台 AI Server 從來都不只是一組高效能晶片，而是一套由不同電子元件共同組成的系統。
02｜組成電子系統的基本元件
從一套完整的電子系統來看，不同元件各自負責不同工作。要理解它們的位置，可以先從「主動元件」與「被動元件」兩個基本分類開始。
Active Component｜主動元件
能夠控制電流或訊號的電子元件，常見代表包括電晶體與二極體；IC 在電子零組件分類中通常也歸於主動元件。
「主動」並不代表元件本身會產生電力，而是描述它在電路中控制或處理電流與訊號的能力。
Passive Component｜被動元件
不提供訊號增益，主要用來限制電流、儲存能量、調整電壓、過濾雜訊或穩定電路。
最常見的三種就是電阻、電容與電感，也就是電子工程裡經常看到的 R、C、L。
Resistor｜電阻器｜R
用來限制電流、調整電壓與設定電路工作條件的元件。
可以把電流想成水流，電阻就像管路對水流形成的阻力。不同的電阻值，可以影響電路中流過的電流大小。
Capacitor｜電容器｜C
可以儲存電荷的電子元件，常用來穩定電壓、過濾雜訊，以及在短時間內提供電路需要的電荷。
在這一節談到的電容，主要指安裝在電路板上的獨立被動元件。電子元件工作時，耗電狀態可能在極短時間內快速變化，配置在附近的電容，可以協助降低瞬間電壓波動對電路造成的影響。
電容也可以直接製作在積體電路內部，成為晶片電路的一部分。後面談到 DRAM 結構時，還會再次遇到它。
MLCC｜Multi-Layer Ceramic Capacitor｜多層陶瓷電容器
將多層陶瓷介電材料與金屬電極堆疊在很小的體積中所形成的電容器。
MLCC 可以做得非常小，因此能大量配置在手機、汽車、伺服器與各種電子設備中，用來穩定電源、濾除雜訊等。
所以看到 MLCC，可以先把它放回這個分類：
MLCC → 電容器 → 被動元件
Inductor｜電感器｜電感量符號 L
利用磁場儲存能量的元件，常用於電源轉換、濾波與電流控制。
如果說電容擅長處理電壓的快速變化，電感則常被用來抑制電流的快速變化。兩者也經常搭配使用，構成各種電源與濾波電路。
這裡有個容易讓人疑惑的小地方。Inductor 明明是 I 開頭，為什麼卻使用 L 表示？
因為 I 在電路學中已經用來表示電流（Current），而電感器所具有的物理特性稱為 Inductance（電感量），符號使用 L，單位則是 Henry（亨利，H）。L 的使用一般認為與提出 Lenz’s Law（楞次定律）的物理學家 Heinrich Lenz 有關。
因此，電子工程裡經常看到的 RLC，可以這樣理解：
R = Resistance｜電阻
L = Inductance｜電感
C = Capacitance｜電容
對應到實際元件，就是 Resistor、Inductor、Capacitor。
Power IC｜Power Management IC｜電源管理晶片
負責電源轉換、調節與控制的積體電路。
電子系統中的不同元件，可能需要不同的工作電壓與供電條件。Power IC 負責將輸入的電力轉換成適合各元件使用的條件，並協助維持穩定供電。
Power IC 屬於 IC，因此分類上屬於主動元件。它也很適合用來理解主動與被動元件的差異：Power IC 負責控制與調節電力，電阻、電容與電感則各自協助完成限流、儲能與濾波等工作。
PCB｜Printed Circuit Board｜印刷電路板
承載並連接各種電子元件的電路板。
CPU、GPU、Memory、Power IC、電阻、電容與電感，都需要被安裝在實際的電路系統中。PCB 上的金屬導線會依照電路設計形成不同路徑，負責傳遞電力與訊號。
可以把 PCB 想成電子系統裡的「土地與道路」。元件被放在上面，電力與訊號則沿著設計好的路徑往來。
Connector｜連接器
負責不同電路板、線材、模組或設備之間實體與電氣連接的元件。
日常生活中的 USB 接頭就是很容易理解的例子。到了伺服器或其他電子設備裡，Connector 的尺寸、形式與規格可能不同，但基本任務相同，都是讓原本分開的系統可以可靠地傳遞電力或訊號。
到這裡，一台 AI Server 已經不再只有最顯眼的 GPU。
主動元件負責控制與處理訊號，被動元件協助調整電流、電壓與能量，Power IC 管理供電，PCB 建立電力與訊號的連接路徑，Connector 再把不同板件與模組連接起來。
接下來，可以把鏡頭再拉近一點。
前面一路出現了 CPU、GPU、Memory、ASIC、Power IC，也反覆碰到 Chip、IC 這些詞。中文經常都用「晶片」來描述，但在半導體產業裡，IC、Chip、Die、Wafer 指向的概念並不完全相同。
一顆我們拿在手上只有指甲大小的晶片，又是怎麼從一片圓形的晶圓上製造出來的？
03｜從電子系統走進半導體
前面提到的 CPU、GPU、Memory、Power IC 都屬於主動元件，也經常被統稱為「晶片」。
但進入半導體產業之後，還會遇到 Semiconductor、Transistor、IC、Chip、Die、Wafer 等不同名詞。它們彼此高度相關，描述的尺度與概念卻不完全相同。
先從 Semiconductor 開始。
Semiconductor｜半導體
一類導電能力介於導體與絕緣體之間，而且可以透過材料組成、摻雜或電場等方式控制導電特性的材料。
最常見的半導體材料是矽（Silicon）。利用這些可以控制電性的特質，我們可以在半導體材料上製作電晶體、二極體等電子元件，再進一步組成更複雜的電路。
所以「半導體」首先描述的是一類材料與技術基礎，並不等同於某一顆晶片。
Transistor｜電晶體
可以利用電訊號控制電流的電子元件，具有開關、放大等功能。
在數位電路裡，可以先把電晶體理解成非常微小的電子開關。大量電晶體彼此連接，可以進一步組成執行運算、控制與資料處理的電路。
Moore’s Law｜摩爾定律
描述積體電路中的電晶體數量，隨著半導體技術演進而持續增加的長期趨勢。
1965 年，Gordon Moore 觀察到積體電路中的元件數量快速增加，後來逐漸形成大家熟悉的 Moore’s Law。
摩爾定律不是物理定律，也不是要求晶片每隔固定時間就必須縮小多少奈米。它更像是半導體產業長期技術演進的一個重要觀察與發展方向。
要在有限面積裡整合更多電晶體，其中一條重要路徑，就是讓電晶體持續微縮。
Transistor Scaling｜電晶體微縮
持續縮小電晶體與相關電路結構，提高單位面積可以整合的電晶體數量。
電晶體縮小之後，相同面積可以容納更多元件，晶片也有機會在效能、功耗與功能整合上繼續進步。
但電晶體愈做愈小，控制電流也會變得更加困難。因此半導體技術的演進，除了縮小尺寸，也包含電晶體結構本身的改變。
Planar Transistor｜平面電晶體
早期積體電路長期使用的電晶體結構，主要結構建立在接近平面的晶圓表面。
隨著電晶體持續微縮，平面結構逐漸面臨更困難的電性控制問題，於是電晶體開始從平面走向立體。
FinFET｜Fin Field-Effect Transistor｜鰭式場效電晶體
將電晶體的通道做成立體凸起的鰭狀結構，讓 Gate 可以從多個方向控制通道。
可以先把它理解成：過去主要從一個平面控制電流，FinFET 則利用立體結構增加 Gate 對通道的控制能力。
當電晶體繼續微縮，結構又進一步發展到 GAA。
GAA｜Gate-All-Around｜環繞閘極
讓 Gate 從四周環繞通道，以進一步提高對電流的控制能力。
GAA 的通道可以採用 Nanosheet、Nanowire 等不同結構。對這張產業地圖來說，暫時不用深入元件物理，只需要先掌握電晶體結構演進的大方向：
Planar → FinFET → GAA
所以半導體產業裡經常看到的「先進製程」，除了製程節點數字持續演進，也可能伴隨電晶體結構、材料與製造方法的改變。
這裡也會碰到一個我們從學電腦開始就經常聽到的概念：
電腦的世界由 0 和 1 組成。
但這裡的 0 和 1，指的是資訊的表示方式。
Bit｜Binary Digit｜位元
數位資訊最基本的單位，可以表示為 0 或 1。
文字、圖片、聲音、影片與程式，都可以經過編碼轉換成大量的 0 與 1。不過，這裡的 0 和 1 是資訊的邏輯表示，到了實際硬體裡，還需要透過可以被區分的物理狀態來實現。
我們經常聽到「電晶體的開與關就是 0 和 1」，這是一種方便建立概念的簡化說法。
在實際的數位邏輯電路中，0 與 1 通常對應不同的電壓範圍，電晶體負責控制電流與電壓狀態，讓電路能夠進行邏輯運算。
到了記憶體，工作則變成把代表資料的 0 和 1 保存下來。
不同記憶體使用的物理方式並不相同。例如 DRAM 可以利用記憶單元中的電荷狀態保存資料，NAND Flash 則利用不同的電性狀態保存資訊。
所以可以先把兩個層次分開：
0 / 1：資訊如何表示。
電子元件與電路：資訊如何被運算、傳遞與保存。
有了這個概念，再來看 Logic Gate 和 Memory Cell，就容易很多。
Logic Gate｜邏輯閘
由電晶體組成、用來執行基本邏輯運算的電路。
AND、OR、NOT 等邏輯閘，會根據輸入的 0 與 1 決定輸出的結果。一個邏輯閘能完成的工作很基本，但大量邏輯閘組合起來，就能形成更複雜的運算與控制電路。
因此可以先建立一條簡化的理解路徑：
Transistor → Logic Gate → 複雜運算電路 → CPU / GPU
而前面談過的 DRAM，則走向另一種電路功能。
Memory Cell｜記憶單元
用來保存基本資料狀態的電路單元。
不同類型的記憶體會使用不同的 Memory Cell 結構。以 DRAM 為例，常見的基本結構就是 1T1C。
1T1C｜One Transistor, One Capacitor
由一顆電晶體（1 Transistor）與一個電容（1 Capacitor）組成的 DRAM 記憶單元。
其中，電晶體負責控制這個 Memory Cell 的讀取與寫入，電容則利用儲存的電荷狀態保存資料。大量 Memory Cell 排列並配合周邊電路，形成可以儲存大量資料的 DRAM。
這裡也剛好接回第二段提過的 Capacitor。
前面看到的是作為獨立電子元件使用的電容；到了 DRAM 裡，電容被直接製作在積體電路內部，成為 Memory Cell 的一部分。兩者的尺寸、結構與用途不同，利用的仍然是電容可以儲存電荷的物理特性。
從這裡也可以看出，同樣都是處理 0 與 1，運算與儲存可以使用不同的電路結構來完成。
接著，再把這些元件與電路整合起來。
IC｜Integrated Circuit｜積體電路
將大量電子元件與彼此之間的連線整合在半導體材料上，形成具有特定功能的完整電路。
「Integrated」就是整合的意思。透過半導體製造技術，可以把大量微小的電子元件與連線製作在非常有限的面積裡。
CPU、GPU、DRAM、NAND Flash、Power IC，都屬於不同功能的積體電路。
所以 IC 描述的是電路被高度整合之後形成的完整功能。接下來的 Wafer 與 Die，則開始進入這些積體電路實際被製造出來時的樣子。
Wafer｜晶圓
用來製造半導體元件與積體電路的圓形薄片。
以矽晶圓為例，高純度矽經過晶體成長、切片、研磨與拋光等程序，形成表面極為平坦的圓形晶圓，再進入後續的半導體製程。
一片晶圓上通常會同時製作許多顆晶片，因此我們在晶圓照片上看到的一格一格圖案，就是一個個尚未切割分離的 Die。
Die｜裸晶
晶圓上完成製造後，可以被切割分離的單一晶片區域。
在晶圓還沒有切割之前，一片 Wafer 上排列著許多個 Die。完成晶圓製程與相關測試之後，再沿著切割道將它們分離。
可以先簡單記成：
Wafer 是一整片晶圓，Die 是晶圓上的單一晶片區域。
切割下來的 Die 通常還需要經過封裝，讓晶片能與外部傳遞電力與訊號，同時提供支撐與保護，才能進一步整合到電子系統裡。
Chip｜晶片
Chip 是日常與產業溝通中使用非常廣泛的詞，通常泛指具有電子功能的半導體晶片。
它不像 Wafer、Die 那樣明確描述製造階段，也不像 IC 強調積體電路的概念。因此在不同語境裡，Chip 可能指裸晶，也可能泛指已經封裝完成的晶片產品。
所以當看到 AI Chip、Memory Chip、Automotive Chip，通常是在描述晶片的功能或應用分類，不一定是在描述它位於哪一個製造階段。
把這一段放回整張地圖，可以整理成：
Semiconductor：製作電子元件的材料與技術基礎。
Transistor：控制電流的基本電子元件。
Bit：數位資訊的基本單位，以 0 或 1 表示。
Logic Gate / Memory Cell：處理或保存數位資訊的基本電路。
IC：把大量電子元件與連線整合成具有特定功能的電路。
Wafer：承載大量晶片製造的圓形基板。
Die：晶圓上的單一晶片區域。
Chip：對半導體晶片較廣泛的稱呼。
到這裡，我們已經從一整台 AI Server，一路縮小到晶圓上的一個 Die，甚至看到了裡面的電晶體與基本電路。
一片原本表面平坦的矽晶圓，還要經過一連串高度精密的製程，才能在上面製造出數十億顆電晶體，再把它們連接成可以實際工作的積體電路。
接下來，就沿著晶圓實際走過的製造流程繼續進一步理解。
04｜從晶圓到晶片的半導體製程
前一段看到的晶圓，在進入半導體製程之前，表面看起來幾乎就是一片平坦的圓形薄片。
要在上面製造出數十億顆電晶體與複雜的金屬連線，需要反覆進行薄膜、微影、蝕刻、摻雜、熱處理與平坦化等製程，一層一層建立需要的材料與結構。
一顆晶片也不是走完一次流程就完成。同樣的製程可能反覆出現許多次，最後才形成完整的積體電路。
FEOL｜Front End of Line｜前段製程
主要負責在晶圓上形成電晶體等元件的製程階段。
前面談過的 Transistor，就是在這個階段逐步製造出來。薄膜、微影、蝕刻、離子佈植與熱處理等技術，會反覆搭配使用，建立電晶體所需要的不同材料與結構。
BEOL｜Back End of Line｜後段製程
主要負責建立晶片內部金屬連線的製程階段。
數十億顆電晶體製造完成後，還需要按照電路設計彼此連接，才能形成具有運算、控制或記憶功能的完整電路。
因此晶片內部會製作多層金屬導線與絕緣材料，把不同元件連接起來。
這裡的 BEOL 指的是晶圓製造中的後段製程，和後面會談到的封裝測試不是同一件事。
而不論製作電晶體還是金屬連線，都會反覆遇到下面這些基本製程。
Thin Film｜薄膜製程
在晶圓表面形成非常薄的材料層。
晶片由許多不同材料共同構成，這些薄膜可以作為導體、絕緣層、阻障層或其他功能材料。
常見的薄膜形成方式包括 CVD、PVD 與 ALD。
CVD｜Chemical Vapor Deposition｜化學氣相沉積
利用氣體在晶圓表面發生化學反應，形成固態薄膜。
可以簡單理解成：把形成材料所需要的氣體送進製程設備，再透過化學反應讓材料沉積在晶圓表面。
PVD｜Physical Vapor Deposition｜物理氣相沉積
利用物理方式將材料轉移到晶圓表面形成薄膜。
常見的 Sputtering（濺鍍），會利用高能粒子撞擊材料，使材料原子離開表面，再沉積到晶圓上。
因此兩者可以先這樣區分：
CVD：透過化學反應形成薄膜。
PVD：透過物理方式沉積薄膜。
ALD｜Atomic Layer Deposition｜原子層沉積
透過循序的表面化學反應，一層一層形成薄膜，可以精確控制材料厚度。
當晶片結構從平面逐漸走向立體，薄膜除了要控制厚度，也需要均勻覆蓋側壁與凹槽等複雜表面。ALD 的特色就在於精密的厚度控制與良好的覆蓋能力。
薄膜形成之後，接下來還需要決定材料的哪些位置要留下來。
這就進入半導體製程非常重要的一組搭配：微影與蝕刻。
Lithography｜微影
把設計好的電路圖案轉移到晶圓上的製程。
晶圓表面會先塗上一層對光敏感的 Photoresist（光阻），經過曝光與顯影之後，在光阻上形成需要的圖案，作為後續蝕刻、離子佈植等製程的遮罩。
可以把微影理解成先在晶圓上製作一個非常精密的「施工模板」。
微影決定圖案的位置與形狀，後續製程再按照這個圖案加工晶圓。
Photoresist｜光阻
對特定光線產生化學變化的感光材料。
曝光會改變光阻在顯影液中的溶解特性，因此可以透過顯影留下需要的圖案。
而在微影技術裡，又經常會看到 DUV、Immersion 與 EUV。
DUV｜Deep Ultraviolet｜深紫外光
使用深紫外光進行曝光的微影技術。
半導體製造常見的 DUV 光源包括 248 nm 的 KrF，以及 193 nm 的 ArF。曝光系統透過光學鏡片控制光線，把光罩上的圖案縮小投影到晶圓表面的光阻上。
光的波長會影響微影能夠解析的圖案尺度，因此微影技術長期透過縮短波長、改善光學系統與製程控制，提高可以製作的圖案精細程度。
其中 193 nm ArF 又發展出很重要的 Immersion Lithography。
Immersion Lithography｜浸潤式微影
以 193 nm ArF DUV 為基礎，在投影鏡頭與晶圓之間加入液體，提高微影系統的解析能力。
傳統曝光最後一段光路經過空氣，浸潤式微影則利用液體較高的折射率，提高光學系統的數值孔徑（Numerical Aperture, NA），讓 193 nm 光源可以進一步形成更精細的圖案。
所以可以先理解成：
DUV 是曝光技術的大分類，Immersion 則是在 193 nm ArF DUV 架構上進一步提高解析能力的方法。
這條微影技術長期建立在透鏡與折射光學上，到了 EUV，光學架構出現很大的改變。
EUV｜Extreme Ultraviolet｜極紫外光
使用約 13.5 nm 波長極紫外光進行曝光的微影技術。
EUV 的波長遠短於 193 nm DUV，但 13.5 nm 的光也會被空氣與一般光學材料強烈吸收，因此無法繼續使用傳統透鏡讓光穿透、折射的方式控制光路。
EUV 改用多層反射鏡控制光線，光罩也採用反射式結構，曝光環境則需要維持真空。
因此兩條技術路線可以抓住一個基本差異：
DUV：以透鏡與折射光學為核心。
Immersion：利用液體提高 DUV 光學系統的解析能力。
EUV：改用反射光學處理 13.5 nm 極紫外光。
微影把圖案定義出來之後，接著需要把這個圖案真正轉移到材料上。
Etching｜蝕刻
選擇性移除晶圓表面材料的製程。
微影先利用光阻定義圖案，蝕刻再依照這個圖案，把沒有受到保護的材料移除，將圖案轉移到下方的薄膜或其他結構。
依照使用的方法，可以分成 Wet Etching（濕式蝕刻）與 Dry Etching（乾式蝕刻）。
Wet Etching：主要利用液態化學藥液移除材料。
Dry Etching：主要利用氣體與電漿等方式移除材料。
所以兩者的分工可以簡單記成：
Lithography：定義圖案。
Etching：把圖案轉移到材料。
除了製作形狀，我們還需要改變半導體材料的電性。
Doping｜摻雜
在半導體材料中加入少量特定元素，改變材料的導電特性。
這裡可以接回第三段的 Semiconductor。
半導體之所以可以用來製作電晶體，其中一項重要原因就是它的電性可以被控制。加入不同種類與濃度的摻雜元素，可以形成具有不同電性特徵的半導體區域。
Ion Implantation｜離子佈植
將摻雜元素離子化並加速，打入晶圓指定區域的製程。
透過控制離子的能量與數量，可以調整摻雜元素進入晶圓的深度與劑量。
所以兩個名詞的關係可以先理解成：
Doping：改變半導體電性的概念。
Ion Implantation：實現摻雜的方法之一。
離子進入晶圓之後，還會接著遇到另一大類半導體製程：熱製程。
Thermal Process｜熱製程
利用高溫改變晶圓上的材料、結構或電性。
熱製程可以用來形成材料、修復晶格、活化摻雜元素或調整材料特性，不同目的會搭配不同設備與溫度條件。
其中常見的設備之一就是 Furnace。
Furnace｜爐管
可以同時容納多片晶圓，在特定溫度與氣體環境下進行熱處理的設備。
晶圓排列在載具中送入爐管，透過控制溫度、時間與氣體條件，可以進行氧化、退火等製程。
Oxidation｜氧化
讓矽與氧化性氣體在高溫下反應，直接在矽表面形成 Silicon Dioxide（二氧化矽，SiO₂）的製程。
SiO₂ 是半導體製造中重要的絕緣材料。
這也補充了前面的 Thin Film：晶圓上的材料層不一定全部透過 CVD、PVD 或 ALD 沉積而來，有些材料可以透過晶圓表面的化學反應直接生長形成。
Annealing｜退火
透過加熱調整材料與晶體結構的製程。
例如經過 Ion Implantation 之後，高能離子進入矽晶格會造成部分晶格損傷，摻雜元素也需要被活化，才能有效改變半導體的電性。
Annealing 可以協助修復晶格並活化摻雜元素。
因此前面幾個名詞可以串在一起：
Doping：改變半導體電性。
Ion Implantation：將摻雜元素打入晶圓。
Annealing：修復晶格並活化摻雜元素。
RTA｜Rapid Thermal Annealing｜快速熱退火
在短時間內快速提高晶圓溫度，再迅速降溫的熱處理方式。
相較於 Furnace 可以一次處理多片晶圓、進行時間較長的熱製程，RTA 通常針對單片晶圓快速升降溫，用來完成需要精確控制熱預算的製程。
因此 Thermal Process 不等於 Furnace。爐管與快速熱處理設備，都是實現不同熱製程需求的方法。
當材料一層一層建立，晶圓表面也會逐漸產生高低差。
CMP｜Chemical Mechanical Planarization｜化學機械平坦化
結合化學反應與機械研磨，使晶圓表面重新平坦的製程。
晶片需要反覆建立許多材料與結構，如果表面的高低差持續累積，後續微影與薄膜製程就會愈來愈難控制。
CMP 可以把表面重新整理平整，讓後續製程繼續建立下一層結構。
製造的同時，也需要持續確認每一步做出來的結果。
Metrology｜量測
利用設備測量製程結果，例如薄膜厚度、線寬、形貌與套刻精度等數值。
可以簡單理解成：
Metrology：確認「做出來是多少」。
其中有兩個在半導體製程裡非常常見的量測名詞：CD 與 Overlay。
CD｜Critical Dimension｜關鍵尺寸
晶片圖案中需要精密控制的重要微小尺寸。
例如某些線路寬度或電晶體結構尺寸，都可能成為需要監控的 CD。
半導體製程追求的並不是單純「愈小愈好」，還要讓大量晶片上的關鍵尺寸穩定落在規格範圍內。
因此 CD 也是判斷微影、蝕刻等製程結果是否穩定的重要指標。
Overlay｜疊對精度
不同製程層之間圖案對準的精確程度。
一顆晶片需要經過許多次微影，一層一層建立不同圖案。後一層圖案如果沒有準確對到前一層的位置，即使每一層單獨看起來都做得很漂亮，最後的電路仍然可能無法正常工作。
可以把它想成印刷多層彩色圖案。如果每一種顏色的位置稍微錯開，最後看到的影像就會產生偏移。
到了半導體製程，這些允許的偏差非常微小，因此 Overlay 會直接影響多層結構能否準確整合。
所以：
CD：關心圖案尺寸做得準不準。。
Overlay：關心不同層的位置對得準不準。
Inspection｜檢測
尋找晶圓上的缺陷與異常，例如粒子、刮傷或圖案異常。
可以簡單理解成：
Inspection：確認「哪裡出現異常」。
而 Inspection 想找的東西，經常會用另一個很常見的詞描述。
Defect｜缺陷
製造過程中出現的不正常結構、污染、粒子或材料問題。
Defect 並不代表晶片一定會失效。有些缺陷可能出現在不重要的位置，沒有影響電路功能；有些則可能剛好破壞關鍵結構或線路，使整顆 Die 無法正常工作。
因此半導體製造不只關心「有沒有 Defect」，也會關心缺陷的數量、種類、尺寸與位置。
量測與檢測得到的資訊，會再回到製程控制，協助維持大量晶圓製造的一致性。
最後，還有兩個閱讀半導體產業資訊時經常出現的基本名詞。
Process Node｜製程節點
用來區分不同半導體製程技術世代的名稱，例如 7 nm、5 nm、3 nm。
早期製程節點的數字曾與電晶體部分實體尺寸有較直接的關係，但隨著元件結構與製程技術演進，今天的 3 nm、2 nm 已經不能直接理解成晶片裡某個結構就是 3 nm 或 2 nm。
因此看到 Process Node，可以先把它理解成：
一套半導體製程技術世代的名稱。
Yield｜良率
製造完成的晶片中，符合規格並能正常工作的比例。
同一片 Wafer 上可以製作許多個 Die，但製造過程中的缺陷與製程變異，都可能讓部分 Die 無法符合產品要求。
良率會影響一片晶圓最後能取得多少可用晶片，也直接影響製造成本與產能利用效率。
如果一片晶圓理論上可以製作 100 顆 Die，最後有 90 顆符合產品規格，和只有 50 顆可以正常使用，代表的製造效率與成本會有很大差異。
因此閱讀半導體技術資訊時，「成功製作出晶片」和「能夠大量、穩定且具經濟效益地生產」，代表的是不同層次的技術成果。
一項新製程能不能真正走向大量生產，除了做得出來，也需要面對良率、產能、成本與製程穩定性的考驗。
從一片平坦的 Wafer 開始，經過薄膜、微影、蝕刻、摻雜、熱製程、CMP，以及反覆的量測與檢測，晶圓上才逐步形成大量電晶體與彼此之間的金屬連線。
到這裡，晶片內部的電路已經逐漸完成，但一顆 Die 還需要和外部世界連接。
前面 HBM 提過的晶片堆疊，也會在接下來重新出現。當不同 Die 開始被排列、堆疊與連接，我們就從晶圓製造走進另一個重要領域：封裝。
05｜從晶圓製造到晶片封裝
晶圓上的電晶體與金屬連線完成之後，一個個 Die 已經具備各自的電路功能，但還不能直接裝進 AI Server。
它們需要經過切割、連接與封裝，把晶片內部的電力與訊號引到外部，同時提供支撐、保護與散熱條件。
這就是 Packaging。
Packaging｜封裝
將完成晶圓製造的 Die，製作成可以與外部電子系統連接的晶片產品。
封裝需要讓晶片可以接收電力、傳遞訊號，同時固定與保護 Die，並協助處理晶片運作時產生的熱。
因此，我們平常看到的一顆「晶片」，外觀往往不是矽晶片本身，而是 Die 經過封裝之後形成的完整產品。
Wire Bonding｜打線接合
利用非常細的金屬線，把 Die 上的接點連接到封裝結構。
這是一種發展成熟、應用廣泛的連接方式。金屬線就像非常微小的導線，負責把晶片上的電力與訊號引到外部。
另一種常見的方法，則是把 Die 翻過來連接。
Flip Chip｜覆晶
將 Die 的電路面朝下，透過排列在晶片表面的微小凸塊，直接與下方的封裝基板連接。
相較於從晶片周圍拉出金屬線，Flip Chip 可以在更大的晶片表面配置連接點，縮短連接距離，也能支援更多連接數量。
這些微小的連接點，就是封裝技術裡經常看到的 Bump。
Bump｜凸塊
製作在 Die 或封裝結構上的微小金屬接點，用來建立晶片與其他結構之間的連接。
依照尺寸、材料與封裝架構不同，還會看到 Solder Bump、Micro Bump 等形式。
當一個封裝裡開始整合不只一個 Die，封裝負責的事情也開始增加。
Advanced Packaging｜先進封裝
透過更高密度的連接與整合方式，把一顆或多顆 Die 組合在同一個封裝系統中。
在高效能運算裡，封裝除了保護晶片、提供對外連接，還需要處理大量資料在不同晶片之間高速傳輸的需求。
而晶片系統本身，也不一定要把所有功能都製作在同一顆 Die 裡。
要理解這件事，可以先認識另一個科技產品中很常看到的名詞：SoC。
SoC｜System on Chip｜系統單晶片
將原本需要不同晶片完成的多種功能，整合到單一晶片系統中的設計概念。
一個 SoC 裡可能包含 CPU、GPU、記憶體控制、I/O 等不同功能，讓原本分散的運算、控制與資料處理能力被高度整合。
傳統上常見的做法，是把這些功能製作在同一顆大型 Die 上，也就是 Monolithic Design。
Monolithic Design｜單晶式設計
將不同功能電路整合並製作在同一顆 Die 上。
這種方式讓大量功能集中在單一晶片內，但隨著系統愈來愈複雜、Die 面積增加，也可以選擇把不同功能拆成多顆較小的 Die，再重新整合。
這些被拆分出來、各自負責不同功能的 Die，就帶出了 Chiplet。
Chiplet｜小晶粒
將原本可能整合在單一大型晶片中的不同功能，拆分成較小的 Die，再透過高速互連與封裝技術組合成完整系統。
不同 Chiplet 可以依照功能需求，採用適合的設計與製程技術，再整合到同一套封裝裡。
因此可以先從實體結構理解：
Monolithic Design：不同功能集中在單一 Die。
Chiplet：不同功能分散在多顆 Die，再整合成完整系統。
Chiplet 描述的是一種晶片設計與系統整合方式，並不是某一種特定的封裝製程。
而當多顆 Die 要重新組成一套高效能系統，彼此之間就需要更高密度、更短距離的連接。
於是接下來，就會開始看到 2.5D 與 3D IC。
2.5D IC｜2.5D 積體電路
將多顆 Die 主要以並排方式整合，並透過高密度的中介結構彼此連接。
其中常見的一種方式，是在晶片與封裝基板之間加入 Interposer。
Interposer｜中介層
位於 Die 與封裝基板之間，用來提供高密度連線的中介結構。
可以把它理解成一層非常精密的「轉接平台」。GPU、HBM 等不同晶片可以配置在同一個 Interposer 上，透過密集且較短的連線交換大量資料。
這也是理解 CoWoS 很重要的一塊拼圖。
CoWoS｜Chip-on-Wafer-on-Substrate
將運算晶片、HBM 等不同晶片透過高密度互連結構整合，再連接到封裝基板的先進封裝技術。
名稱本身就留下了它的整合概念：
Chip → Wafer-level integration → Substrate
在 AI 運算系統裡，CoWoS 經常用來整合 GPU 等運算晶片與 HBM，讓兩者之間可以透過高密度連線快速交換大量資料。
順帶在這裡藏一個小彩蛋。
Chips on Chain 這個名字的發想，其實就和 CoWoS 有一點關係。
從 Chip-on-Wafer-on-Substrate 延伸出 Chips on Chain，Chips 指向半導體與晶片，Chain 則留下了幾層不同的意思：晶片與系統之間的連結、科技產業的 Supply Chain，以及另一個我長期關注的 Blockchain。
從半導體、供應鏈到區塊鏈，也就成了 Chips on Chain 這個專欄持續展開的幾條內容主線。
沿著 CoWoS 再往外擴大封裝尺度，還會看到另一個名稱非常相近的技術方向。
CoPoS｜Chip-on-Panel-on-Substrate
將晶片整合在更大面積的 Panel 上，再連接到封裝基板的先進封裝架構。
CoWoS 採用 Wafer-level 的製造形式，CoPoS 則把中間的製造平台進一步擴展到 Panel-level。
Panel 通常採用方形或矩形的大面積基板，相較於圓形 Wafer，可以提高面積利用率，也提供更大的封裝整合空間。
所以從名稱可以先抓住兩者的差異：
CoWoS：Chip → Wafer → Substrate
CoPoS：Chip → Panel → Substrate
當 AI 運算系統需要整合更多運算晶片與 HBM，整體封裝尺寸也隨之增加。封裝技術處理的尺度，因此開始從「晶片可以靠得多近」，進一步延伸到「一次可以整合多大的系統」。
回到這張科技產業地圖，第一段出現過的三個詞，現在終於可以放回同一個位置：
GPU：負責大量運算。
HBM：高速傳輸大量資料。
CoWoS：把運算晶片與 HBM 等元件高密度整合在一起。
而 HBM 本身，又會把我們帶到另一種整合方向：往垂直空間堆疊。
3D IC｜3D 積體電路
將不同 Die 在垂直方向堆疊與連接，利用立體空間提高整合密度，並縮短部分晶片之間的連接距離。
前面第一段介紹 HBM 時，已經看過多層 DRAM Die 垂直堆疊。當不同 Die 上下排列，就需要建立垂直方向的訊號與電力連接。
其中一項重要技術就是 TSV。
TSV｜Through-Silicon Via｜矽穿孔
穿過矽晶片的垂直導電通道，用來建立晶片上下方向的連接。
一般晶片內的金屬線主要沿著平面方向建立連線，TSV 則可以穿過矽，讓訊號與電力在垂直方向傳遞。
因此 HBM、3D IC 與 TSV 可以先放在同一組理解：
HBM：將多層 DRAM Die 堆疊，提供高頻寬的記憶體架構。
TSV：建立堆疊晶片之間的垂直連接。
3D IC：利用垂直方向堆疊與連接晶片的整合概念。
而 2.5D 與 3D 的差異，可以先從空間關係理解：
2.5D：多顆 Die 主要並排整合，透過高密度中介結構連接。
3D：多顆 Die 往垂直方向堆疊與連接。
從這裡再回頭看 AI Server，「算力」已經很難只用一顆 GPU 的規格來理解。
GPU 負責運算，HBM 要把大量資料快速送進去，先進封裝負責讓不同晶片更緊密地整合，而晶片之間的連接距離、頻寬、功耗與散熱，也都會影響整套系統最後能發揮多少效能。
半導體產業的競爭，也從單一 Die 的設計與製造，延伸到不同 Die 如何被連接、堆疊與整合成完整系統。
到這裡，我們已經從 AI Server 一路走過電子元件、半導體、晶圓製程，再重新回到 GPU 與 HBM 如何被整合在一起。
但資料還得繼續往外走。
一台 AI Server 需要和其他 Server 交換資料，Data Center 裡大量的運算晶片也需要彼此連接。當資料量持續增加、傳輸速度愈來愈高，距離、頻寬與功耗也會成為系統設計需要處理的問題。
於是這張地圖的下一站，開始從「電」走向「光」。
06｜從電訊號到光通訊
前面一路談到的電晶體、晶片、HBM 與先進封裝，資料主要都透過電訊號在不同電路之間傳遞。
在一顆晶片裡，資料移動的距離很短；到了封裝，資料開始在 GPU 與 HBM 等不同晶片之間交換；再把範圍拉大到 AI Server 與 Data Center，資料還需要在不同設備之間大量移動。
於是除了「算得多快」，還有另一項能力會直接影響整套系統：
資料能不能快速送到需要它的地方。
Bandwidth｜頻寬
單位時間內可以傳輸的資料量。
前面介紹 HBM 時，我們已經遇過 Memory Bandwidth，描述記憶體可以多快把大量資料送往運算晶片。
Bandwidth 並不只用在記憶體。晶片之間的連接、網路與光通訊都會談頻寬，只是資料移動的位置與距離不同。
可以把它想成道路的通行能力。同樣一段時間，一條路可以通過的車愈多，通行能力愈高；一條資料傳輸路徑在單位時間內可以送出的資料愈多，頻寬就愈高。
Interconnect｜互連
讓不同電子元件、晶片或設備之間可以傳遞資料的連接。
Interconnect 描述的範圍很廣。
晶片裡，數十億顆電晶體需要透過金屬線路連接；封裝裡，GPU 與 HBM 需要高速連接；PCB 上，不同晶片與元件也需要彼此交換資料。
前面介紹的 Interposer、TSV，其實都可以放在「互連」這個更大的概念之下。
當範圍繼續擴大，從一顆晶片、一個封裝，來到不同設備之間，資料需要移動的距離開始增加。
高速電訊號沿著金屬導線傳輸時，距離愈長、速度愈高，訊號損耗、功耗與干擾等問題也會愈難處理。
於是大量高速資料的傳輸，開始從「電」走向「光」。
Optical Communication｜光通訊
利用光來傳遞資訊的通訊方式。
晶片處理資料時主要使用電訊號，但當資料需要高速傳輸到另一個位置，可以先把電訊號轉換成光訊號，利用光把資料送出去。
抵達目的地之後，再把光訊號轉回電訊號，交給電子晶片繼續處理。
可以先記住這條路徑：
電訊號 → 光訊號 → 傳輸 → 光訊號 → 電訊號
那麼，光要從哪裡走？
其中最常見的答案，就是 Optical Fiber。
Optical Fiber｜光纖
利用透明材料製成，用來引導光傳輸的細長纖維。
常見的光纖主要由玻璃製成。光可以沿著光纖內部傳播，把攜帶資料的光訊號送到另一端。
我們平常聽到的「光纖網路」，其中的光纖就是這種傳輸媒介。
如果把資料傳輸想成交通系統，可以先把光纖理解成：
讓光訊號通過的高速道路。
但光纖只負責提供光傳輸的路徑。
GPU、CPU 等電子晶片處理的依然是電訊號，所以在電子晶片與光纖之間，還需要完成一次「電」與「光」的轉換。
Optical Transceiver｜光收發模組
負責將電訊號轉換成光訊號，也能把收到的光訊號轉回電訊號。
資料送出去時，光收發模組接收電子晶片傳來的電訊號，轉換成光訊號，再送進光纖。
另一端收到資料之後，再把光訊號轉回電訊號，交給電子系統繼續處理。
Transceiver 這個名字，本身就是兩個功能的組合：
Transmitter：發送訊號。
Receiver：接收訊號。
因此目前整條資料路徑可以看成：
電子晶片 → 光收發模組 → 光纖 → 光收發模組 → 電子晶片
到這裡，光通訊的基本架構已經建立起來。
接著，再把視野縮回我們熟悉的半導體。
Silicon Photonics｜矽光子
利用半導體製造與整合技術，在矽基平台上製作處理光訊號所需要的微小元件。
前面第四段談半導體製程時，我們看到可以透過微影、蝕刻、薄膜等技術，在晶圓上建立非常微小而複雜的結構。
類似的製造能力，也可以拿來製作與光有關的元件。
有些結構負責引導光前進，有些負責讓光帶上需要傳輸的資料，有些則負責接收光，再把它轉回電子系統可以處理的訊號。
Silicon Photonics 的重要性，就在於利用半導體製造與整合能力，把部分光學功能縮小到晶片尺度。
所以矽光子不是要讓整顆 CPU 或 GPU 改成「用光計算」，它在這張地圖上的位置，主要是讓電子晶片與高速光通訊之間能夠更緊密地整合。
Optical Engine｜光引擎
把多種光通訊功能整合在一起，負責高速電訊號與光訊號轉換的功能模組。
前面的 Optical Transceiver 是一個完整的光收發模組；Optical Engine 則可以先理解成其中負責電光轉換與光訊號處理的核心功能部分。
這裡開始出現一個很重要的距離問題。
電子晶片送出的高速資料，如果需要先沿著 PCB 上的金屬線路走一段距離，才能抵達光收發模組，這一段仍然使用電訊號傳輸。
資料速度愈高，這段高速電訊號路徑所需要處理的功耗與訊號品質問題也會增加。
既然資料最後都要轉成光，那麼把「電轉成光」的位置搬得更靠近晶片，就成為另一種系統整合方向。
這就來到 CPO。
CPO｜Co-Packaged Optics｜共同封裝光學
將高速電子晶片與負責光通訊的元件緊密整合在同一套封裝系統中的架構。
傳統架構裡，光收發模組通常位於設備邊緣。電子晶片送出的高速電訊號，需要先沿著 PCB 上的線路傳輸一段距離，抵達光收發模組之後，再轉換成光訊號進入光纖。
CPO 把負責電光轉換的光學功能搬到更靠近高速電子晶片的位置，縮短中間需要透過電訊號高速傳輸的距離。
可以先把差異理解成：
傳統架構：電子晶片 → 較長的電訊號路徑 → 光收發模組 → 光纖
CPO：電子晶片 → 較短的電訊號路徑 → 光學元件 → 光纖
縮短高速電訊號需要移動的距離，可以降低部分資料傳輸的功耗，也有助於支援更高的傳輸頻寬。
這裡也可以順便把 Silicon Photonics 與 CPO 分開：
Silicon Photonics：利用半導體技術製作與整合光學功能。
CPO：把高速電子晶片與光學功能放得更靠近的封裝與系統架構。
兩個名詞經常一起出現，但描述的是不同層次。
到這裡，再回頭看整條資料路徑，會發現我們一路處理的都是同一件事情：資料如何移動。
在晶片內，資料透過電子電路處理與傳遞。
到了 GPU 與 HBM 之間，需要高頻寬的短距離連接。
走出封裝，資料還會透過 PCB 與其他連接繼續移動。
當範圍進一步擴展到 Server 與 Data Center，光通訊開始負責更長距離的大量高速資料傳輸。
因此從 HBM、CoWoS，一路看到 Silicon Photonics 與 CPO，這些看起來分屬不同領域的名詞，可以放回同一條資料路徑：
資料在哪裡被處理、在哪裡被暫存，以及如何抵達下一個需要它的位置。
而當鏡頭重新拉遠，一台 AI Server 背後的技術結構也差不多完整展開了。
接下來，我們可以把前面一路拆開的東西重新組回去，看看這些技術最後如何形成一條產業鏈，又分別對應到哪些公司與商業角色。
07｜從技術座標回到科技產業
走到這裡，我們已經把一台 AI Server 拆得很深。
從 GPU、HBM、電阻與電容，一路走進電晶體、晶圓、微影、蝕刻與薄膜，再從先進封裝走到光通訊。
但理解科技產業，還需要最後一個座標：
前面這些事情，分別是誰在做？
一顆晶片從設計到出現在 AI Server 裡，通常會經過許多不同公司。有人負責設計晶片，有人製造晶圓，有人提供設備與材料，也有人負責封裝、測試，再交給下一個環節整合成完整系統。
科技產業新聞裡經常看到的「供應鏈」，就是由這些彼此相連的公司與產業環節共同形成。
先從晶片公司最常見的幾種角色開始。
IC Design｜積體電路設計
設計晶片功能、電路與實際布局的工作。
一顆晶片在進入晶圓製造之前，需要先決定它要完成什麼功能，再透過電路設計，把大量電晶體、邏輯閘、記憶單元與其他電路組合起來。
完成的晶片設計，接著才會交給晶圓製造端，透過前面第四段介紹的半導體製程實際製作。
IC Design 描述的是產業中的一項工作與能力，Fabless、IDM 則描述公司採取的不同經營模式。
Fabless 公司主要專注於 IC Design，不自行經營晶圓製造；IDM 則同時具備 IC Design 與晶圓製造能力。
有了這個區分，再往下看 Fabless、Foundry 與 IDM，就比較不容易混在一起。
Fabless｜無晶圓廠 IC 設計公司
負責設計晶片，但自己不經營晶圓製造工廠的公司。
它們會決定晶片要完成哪些功能、電路如何設計，再把完成的設計交給專業的晶圓製造公司生產。
因此 Fabless 裡的「less」，指的就是沒有自己的晶圓製造廠。
像我們前面談過的 GPU，就可能由 Fabless 公司完成設計，再交由其他公司負責製造。
而負責把設計真正做成晶片的產業角色，就是 Foundry。
Foundry｜晶圓代工
接受其他公司委託，利用自己的半導體製程與晶圓廠製造晶片的商業模式。
Fabless 提供晶片設計，Foundry 則利用前面第四段談過的微影、薄膜、蝕刻、離子佈植、CMP 等製程，把設計實際製作在晶圓上。
所以兩者可以先建立最基本的分工：
Fabless：設計晶片。
Foundry：製造晶片。
但半導體產業並不是所有公司都採取這種分工模式。
IDM｜Integrated Device Manufacturer｜整合元件製造商
從晶片設計到晶圓製造，都由公司自己掌握的半導體企業模式。
相較於 Fabless 將晶圓製造交給 Foundry，IDM 同時擁有晶片設計與製造能力，有些企業也會進一步涵蓋封裝與測試。
因此 Fabless、Foundry、IDM 描述的是公司在半導體產業裡採取的不同分工方式。
接著還有一個很常和 Foundry 混在一起的詞。
Fab｜Fabrication Facility｜晶圓廠
實際進行晶圓製造的工廠。
前面第四段介紹的微影機、蝕刻機、薄膜設備、離子佈植設備、爐管與 CMP 設備，就是在 Fab 裡共同運作。
所以：
Fab 是實際製造晶圓的工廠。
Foundry 是替其他公司製造晶片的商業模式。
一家 Foundry 可以擁有多座 Fab，IDM 同樣可以擁有自己的 Fab。
當晶圓製造完成之後，產業鏈還沒有結束。
OSAT｜Outsourced Semiconductor Assembly and Test｜委外半導體封裝測試
專門承接半導體封裝與測試工作的產業角色。
第五段談到的 Packaging、Wire Bonding、Flip Chip 等製程，都可能出現在封裝測試產業。
Assembly 指的是把 Die 連接、封裝成可以使用的晶片產品；Test 則負責確認晶片的功能與性能是否符合要求。
隨著先進封裝與晶圓製造的技術邊界逐漸靠近，Foundry、IDM 與 OSAT 都可能參與不同形式的先進封裝。因此看到「封裝廠」三個字，也不能直接假設所有先進封裝都由同一類公司完成。
再把視野往上游移動。
前面談了那麼多半導體製程，但晶圓廠也不可能憑空製造晶片。
它需要設備，也需要材料。
Semiconductor Equipment｜半導體設備
執行半導體製程與量測所需要的機器與系統。
第四段介紹過的 Lithography、Etching、CVD、PVD、Ion Implantation、CMP、Metrology、Inspection，都需要對應的設備才能實際執行。
因此當某種製程技術改變，背後往往也代表設備能力必須跟著提升。
例如從 DUV 走到 EUV，改變的不只有曝光使用的光源，整套光學、真空、光罩與相關製程控制，都必須一起面對新的技術條件。
Semiconductor Materials｜半導體材料
晶片製造過程中使用的各種材料與化學品。
最前面的 Silicon Wafer 是材料，微影使用的 Photoresist 是材料，薄膜製程需要不同的氣體與化學原料，蝕刻、清洗、CMP 也各自需要對應的化學品與耗材。
所以當晶片技術往前推進時，需求通常不會只停留在晶片公司。材料與設備供應商，同樣位於技術演進的路徑上。
再沿著產業鏈往下游走，製造完成的晶片會與記憶體、被動元件、PCB、連接器等零組件一起進入電子系統，再組成 Server、網路設備與 Data Center，最後支撐我們一開始談到的 AI 應用。
如果把前面一路走過的內容壓縮成一條最簡單的產業路徑，大致可以理解成：
材料與設備 → IC 設計 → 晶圓製造 → 封裝測試 → 電子元件與 PCB → Server 與網路設備 → Data Center → AI 應用
這條路徑先幫我們建立上下游的方向感。從最上游的材料與製造能力，一路走到最後真正被使用的 AI 應用，每往下一層，都需要前面許多不同技術與公司共同支撐。
結語
現實世界當然不會真的像這條路徑一樣整齊，而這些晶片的終端應用也不僅限於AI。
一家公司可能同時跨越好幾個環節，同一項技術也可能需要不同供應商共同完成。產業鏈也很少只是單方向往下走，任何一個環節的技術突破、產能擴張或供應限制，都可能沿著上下游傳遞。
但有了這些基本座標，很多原本看起來彼此無關的市場資訊，就開始有位置可以放。
例如 AI 運算需求增加，最直接想到的可能是 GPU。
但 GPU 增加之後，需要搭配多少 HBM？需要多少先進封裝產能？封裝尺寸增加之後，材料與設備需求會怎麼變化？Data Center 裡更多運算設備彼此交換資料，又需要多少高速網路與光通訊元件？
需求很少只停留在一家公司，它會沿著系統架構與供應鏈繼續傳遞。
反過來也是如此。
如果某個環節出現產能不足、良率問題或技術瓶頸，它也可能成為整條供應鏈的限制。
所以當我們看到一家科技公司的營收快速成長、一項技術突然受到市場關注，或某一群供應鏈公司同時出現變化時，可以多問幾個問題：
它位在整套系統的哪個位置？
它提供的是晶片、設備、材料、元件、製造能力，還是系統？
它服務的是哪一個上游或下游環節？
這次需求增加，是直接發生在它身上，還是從其他地方沿著供應鏈傳過來？
如果這個環節變得更重要，下一個可能受到影響的位置又在哪裡？
當這幾個問題開始有答案，我們理解的就不再只是一項技術，而是技術如何進入產業、形成供需，最後反映在公司的競爭位置與市場變化上。
到這裡，再回頭看文章最開始那些看似零散的名詞：
GPU、HBM、MLCC、EUV、CoWoS、CoPoS、TSV、Silicon Photonics、CPO……
有些負責運算，有些保存或傳遞資料；有些是電子元件，有些是晶片製造技術；有些負責把不同 Die 整合在一起，有些讓資料從電訊號走向光訊號。
再往外一層，每項技術背後又連接著不同的 IC 設計公司、晶圓廠、設備商、材料商、封裝廠、零組件供應商與系統業者。
科技產業很大，專有名詞也永遠學不完。
但我們不需要在第一次看到一個新名詞時，就把它的材料、結構、製程與商業模式全部讀完。先知道它在整套系統裡的位置，知道它負責什麼工作，又和哪些東西連在一起，就已經有了一個可以繼續往下理解的座標。
這也是我想整理這份《科技產業閱讀地圖》的原因。
從一開始輸入給生成式 AI 的 Token，走進 Data Center 與 AI Server，看到 GPU、HBM 與一顆顆電子元件；再把鏡頭拉近到電晶體、晶圓與半導體製程，接著重新往外走到先進封裝、光通訊，最後回到整條科技產業供應鏈。
繞了一大圈，我們其實一直在做同一件事：
找到每個名詞的位置，再把它們之間的關係連起來。
所以下一次再看到一個陌生的科技縮寫，或市場突然開始討論某項新技術，不妨先回來找找它在這張地圖上的位置。
知道它在哪裡、負責什麼、和誰連在一起，很多原本零散的資訊，也就慢慢有了方向。